

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 4 月 1 4 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 1 0 8 7 2 9
Application Number:
[ST. 10/C]: [J P 2 0 0 3 - 1 0 8 7 2 9]

出 願 人 ソニー株式会社
Applicant(s):

2 0 0 4 年 2 月 4 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 0390156002

【提出日】 平成15年 4月14日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/312

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 金村 龍一

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100095821

【弁理士】

【氏名又は名称】 大澤 斌

【選任した代理人】

【識別番号】 100095326

【弁理士】

【氏名又は名称】 畑中 芳実

【手数料の表示】

【予納台帳番号】 023766

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0010728

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項 1】 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、

層間絶縁膜が、第 1 の炭素含有酸化シリコン膜（SiOC 膜）であり、配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられ、炭素含有量が第 1 の炭素含有酸化シリコン膜より小さい第 2 の炭素含有酸化シリコン膜（SiOC 膜）との積層絶縁膜であることを特徴とする半導体装置。

【請求項 2】 第 2 の炭素含有酸化シリコン膜の炭素含有量は 3 原子%以上 9 原子%以下であることを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、

層間絶縁膜が、第 1 の炭素含有酸化シリコン膜（SiOC 膜）であり、配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられた、炭素含有量の相互に異なる複数層の第 2 の炭素含有酸化シリコン膜との積層絶縁膜であって、第 2 の炭素含有酸化シリコン膜の最上層は、炭素含有量が第 1 の炭素含有酸化シリコン膜より小さいことを特徴とする半導体装置。

【請求項 4】 第 2 の炭素含有酸化シリコン膜の最上層の炭素含有量は 3 原子%以上 9 原子%以下であることを特徴とする請求項 3 に記載の半導体装置。

【請求項 5】 下層埋め込み配線が、層間絶縁膜の下層に設けられた有機又は無機の低誘電率絶縁膜とその上の炭素含有酸化シリコン膜との積層膜からなる

配線間絶縁膜内に埋め込まれていることを特徴とする請求項 1 又は 3 に記載の半導体装置。

【請求項 6】 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造を備える半導体装置の製造方法において、配線構造の形成に際し、

(イ) 下層配線の上に、層間絶縁膜として第 1 の絶縁膜を成膜する工程と、

(ロ) 第 1 の絶縁膜上に、上層配線の配線間絶縁膜として第 2 の絶縁膜と第 3 の絶縁膜兼第 1 のマスクを形成する第 1 マスク形成層との積層膜、並びにマスク形成層として第 2 のマスク及び第 3 のマスクをそれぞれ形成する第 2 マスク形成層及び第 3 マスク形成層を順次成膜する工程と、

(ハ) 第 3 マスク形成層をパターンニングして配線溝パターンを有する第 3 のマスクを形成する工程と、

(ニ) 第 3 のマスクを含む第 2 マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、

(ホ) レジストマスクを使って第 3 のマスク、第 2 マスク形成層、及び第 3 の絶縁膜兼第 1 マスク形成層をエッチングし、更に第 2 の絶縁膜をエッチングして、接続孔を開口する工程と、

(ヘ) 第 3 のマスクを用いて第 2 マスク形成層をエッチングして、配線溝パターンを有する第 2 のマスクを形成すると共に、第 1 の絶縁膜の途中まで接続孔を掘り下げる工程と、

(ト) 第 2 のマスクを用いて第 3 の絶縁膜兼第 1 マスク形成層をエッチングして、配線溝パターンを有する第 1 のマスクを形成すると共に、接続孔の底部に残存する第 1 の絶縁膜をエッチングして接続孔を開口する工程と、

(チ) 第 1 のマスクを用いて第 2 の絶縁膜をエッチングし、第 2 の絶縁膜に配線溝を形成する工程と、

(リ) 第 2 及び第 3 のマスクを除去する工程と

を有し、第 3 の絶縁膜兼第 1 マスク形成層として炭素含有酸化シリコン膜 (S

i O C 膜) を成膜することを特徴とする半導体装置の製造方法。

【請求項 7】 工程 (ロ) では、第 3 の絶縁膜兼第 1 マスク形成層として炭素含有量が 3 原子%以上 9 原子%以下の炭素含有酸化シリコン膜を含む無機絶縁膜を成膜することを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 8】 工程 (ロ) では、第 3 の絶縁膜兼第 1 マスク形成層として炭素含有量が相互に異なる複数層の炭素含有酸化シリコン膜であって、かつ最上層の炭素含有酸化シリコン膜として炭素含有量が 3 原子%以上 9 原子%以下の炭素含有酸化シリコン膜を成膜することを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 9】 工程 (イ) では第 1 の絶縁膜として炭素含有酸化シリコン膜を、工程 (ロ) では第 2 の絶縁膜として有機絶縁膜を、それぞれ、成膜することを特徴とする請求項 6 から 8 のいずれか 1 項に記載の半導体装置の製造方法。

【請求項 10】 工程 (ロ) では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第 1、第 2、及び第 3 マスク形成層を成膜することを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 11】 工程 (ロ) では、第 2 マスク形成層としてシリコン窒化膜 (S i N 膜) を、及び第 3 マスク形成層としてシリコン酸化膜 (S i O₂ 膜) を、それぞれ、成膜することを特徴とする請求項 10 項に記載の半導体装置の製造方法。

【請求項 12】 工程 (ロ) では、第 3 の絶縁膜兼第 1 マスク形成層、並びに第 2 及び第 3 マスク形成層を光透過性を有する材料で成膜することを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 13】 工程 (ニ) では、第 3 のマスクを含む第 2 マスク形成層上に接続孔パターンを有するレジストマスクを形成する際、接続孔パターンの少なくとも一部が第 3 のマスクの配線溝パターンに重なるように、レジストマスクを形成することを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 14】 下層配線の形成に際して、下地層上に有機絶縁膜と第 1 の炭素含有酸化シリコン膜 (S i O C 膜) との積層絶縁膜を成膜し、積層絶縁膜内

に下層埋め込み配線を形成することを特徴とする請求項6から12のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置の製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置の製造方法に関するものである。

【0002】

【従来の技術】

半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Al）系合金の配線に代わり、低電気抵抗の銅（Cu）配線が導入されるようになってきている。

Cuは、従来の多層配線構造に使われているAlなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にCu膜を埋め込むことにより配線パターンを形成するダマシン法が一般にCu多層配線構造に適用されている。

特に、特願平10-143914号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Cu埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。

【0003】

また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。

低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率3.5程度のフッ素含有酸化シリコン（FSG）に加えて、ポリアリールエーテル（PAE）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（HSQ）、メチルシルセスキオキサン（MSQ）に代表される無機系材料

などの比誘電率 2.7 前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を 2.2 前後とした低誘電率材料の適用も試みられている。

【0004】

デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。

第 1 には、低誘電率膜の組成がパターンニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。

【0005】

第 2 には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造にデュアルダマシン法を適用する際の留意点である。

半導体装置の微細化に伴い、0.18 μm 世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるビア抵抗の変動が少ないプロセスであることが重要である。

【0006】

第 3 には、配線溝を深さ制御性良く形成するためには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになって、好ましくない。

従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。

【0007】

上述したような技術的な制約を解決できるデュアルダマシン法として、例えば

特開 2000-150519 号公報、或いは特開 2001-44189 号公報に開示の技術がある。

【0008】

ここで、図 11 から図 13 を参照して、特開 2001-44189 号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図 11 (a) と (b)、図 12 (c) から (e)、及び図 13 (f) と (g) は、それぞれ、特開 2001-44189 号公報に開示の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。

先ず、図 11 (a) に示すように、図示しない基板に堆積された下地絶縁膜 51 上に有機絶縁膜 52 と酸化シリコン (SiO_2) 膜 53 からなる積層膜を配線間絶縁膜として成膜し、次いで配線間絶縁膜に銅 (Cu) 膜の埋め込み配線 54 を形成する。

Cu 埋め込み配線 54 上に、順次、Cu 膜の酸化防止層として炭化シリコン (SiC) 膜 55 を、メチルシルセスキオキサン (MSQ) 膜として炭素含有酸化シリコン (SiOC) 膜 56 を、有機絶縁膜としてポリアリールエーテル (PAE) 膜 57 を成膜する。

続いて、第 1 のマスク形成層として酸化シリコン (SiO_2) 膜 58 を、第 2 のマスク形成層として窒化シリコン (SiN) 膜 59 を順次成膜し、更に、配線溝パターンを有するレジストマスク 60 を SiN 膜 59 上に形成する。

【0009】

次に、図 11 (b) に示すように、レジストマスク 60 を用いたドライエッチング法により SiN 膜 59 をエッチングし、配線溝パターンを有する第 2 のマスク 59' (SiN 膜 59) を形成し、続いてレジストマスク 60 を除去する。

次いで、接続孔パターンのレジストパターンの少なくとも一部が、配線溝パターンを有する第 2 のマスク 59' (SiN 膜 59) に重なるように、接続孔パターンを有するレジストマスク 61 を第 2 のマスク 59' 及び SiO_2 膜 58 上に形成する。

【0010】

図 12 (c) に示すように、接続孔パターンを有するレジストマスク 61 を用

いてドライエッチング法により、SiN膜からなる第2のマスク59'と第1のマスク形成層のSiO₂膜58をエッチングして開口を形成し、続いてPAE膜57をエッチングしてSiOC膜56を露出する接続孔62を開口する。ここで、レジストマスク61は、PAE膜57のエッチング処理で同時に除去することが出来る。

また、PAE膜57の開口中にレジストマスク61は薄くなって行くが、SiO₂膜58からなる第1のマスク58'が存在するので、第1のマスク58'をマスクにして良好な開口形状の接続孔62を開口することが出来る。

【0011】

次に、図12(d)に示すように、更にSiOC膜56をエッチングして接続孔62をSiC膜55まで掘り下げて接続孔63を開口する。接続孔63の開口と共に、配線溝形成領域に残存し、第1のマスク58'を形成するSiO₂膜58は、配線溝パターンを有する第2のマスク59'(SiN膜59)をマスクとするエッチングにより配線溝パターン64を形成する。

図12(e)に示すように、配線溝パターン64の底部に残存するPAE膜57をエッチングして配線溝65とし、接続孔63の底部にあるSiC膜55をエッチングして接続孔63をCu埋め込み配線54に連通させることにより、所定のデュアルダマシン加工、つまり接続孔65と配線溝66の形成が完了する。

尚、配線溝形成領域外に残存する第2のマスク59'(SiN膜59)、接続孔63底部のSiC膜55をエッチングする過程で除去される。

【0012】

続いて、薬液を用いた後処理、及びRFスパッタリング処理により、接続孔65や配線溝66の側壁に残留するエッチング付着物を除去し、接続孔65底部のCu変質層を正常化した後、図13(f)に示すように、バリアメタルとしてTa膜67をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりCu膜68を堆積して、接続孔65と配線溝66に導電膜の埋め込みを行う。

次いで、図13(g)に示すように、堆積したTa膜67及びCu膜68のうち、配線パターンとして不要な部分を化学機械研磨(CMP)法により除去する

。以上の工程を経て、デュアルダマシンの構造の多層配線構造を形成することができる。

更に、下層のCu埋め込み配線54と同様、酸化防止層として例えばSiC膜69をデュアルダマシンの配線68上に成膜する。

【0013】

【特許文献1】

特開2001-44189号(図1)

【0014】

【発明が解決しようとする課題】

ところで、上述の従来のデュアルダマシンの法を更に微細な0.1 μ m世代以降の多層配線に適用する場合、次に示すような問題点があった。

即ち、第2のマスク59'は、接続孔層間膜のSiOC膜(MSQ膜)56をエッチングして接続孔63を開口し、かつSiO₂膜58の配線溝形成領域に配線パターン64を開口するために用いられるので、ある程度の厚さが必要である。例えば、第2のマスク59'にSiN膜59を用いて、接続孔層間膜である膜厚400nmのSiOC膜56を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚100～150nmのSiN膜59がエッチング選択比上から必要となる。

しかし、第2のマスク形成層、即ちSiN膜59の膜厚が厚くなると、SiN膜59をエッチングして形成する第2のマスク59'を段差上に形成せざるを得なくなるが、段差上では、第2のマスク59'の微細なパターンを正確に形成することが難しい。

【0015】

そこで、本発明者は、特願2002-221069にて、PAE膜57上に、順次、第1マスク形成層として膜厚150nmのSiO₂膜、第2マスク形成層として膜厚100nmの窒化シリコン(SiN)膜、及び第3マスク形成層として膜厚50nmのSiO₂膜を成膜した、三層マスクによるデュアルダマシンの法を提案している。

【0016】

ここで、図14及び図15を参照して、特願2002-221069（以下、先の出願と言う）で提案した三層のマスク構造によるデュアルダマシン法を説明する。図14（a）から（c）、及び図15（d）から（f）は、それぞれ、先の出願で開示した方法によりデュアルダマシン構造を形成する際の各工程の断面図である。図14及び図15に示す部位のうち図11から図13に示す部位と同じものには同じ符号を付している。

【0017】

まず、図14（a）に示すように、前掲公報と同様にして、下地絶縁膜51上に有機絶縁膜52と酸化シリコン（SiC）膜53からなる積層膜を配線間絶縁膜として成膜し、次いで層間絶縁膜に銅（Cu）膜の埋め込み配線54を形成する。Cu埋め込み配線54上に、順次、炭化シリコン（SiC）膜55、炭素含有酸化シリコン（SiOC）膜56、及びPAE膜57を成膜する。

続いて、PAE膜57上に、順次、第1マスク形成層として膜厚150nmのSiO₂膜58、第2マスク形成層として膜厚100nmの窒化シリコン（SiN）膜59を、更に、第3マスク形成層として膜厚50nmのSiO₂膜70を成膜する。

次いで、配線溝パターンをレジストパターンとして有するレジストマスク60をSiO₂膜70上に形成する。

【0018】

次に、図14（b）に示すように、レジストマスク60上からドライエッチング法により、第3マスク形成層であるSiO₂膜70をエッチングして、配線溝中間パターンを有する第3のマスク70'を形成する。

続いて、図4（b）に示すように、接続孔パターンの少なくとも一部が配線溝中間パターンを構成する第3のマスク70'（SiO₂膜70）に重なるようにして、残存するSiO₂膜70及びSiN膜59上に、接続孔パターンを有するレジストマスク61を形成する。

【0019】

続いて、接続孔パターンを有するレジストマスク61を用いて、ドライエッチング法により、接続孔形成領域に存在するSiO₂膜70、第2マスク形成層で

ある SiN 膜 59、及び第 1 マスク形成層である SiO₂ 膜 58 をエッチングし、続いて残存する SiN 膜 59 を第 2 のマスク 59' として PAE 膜 57 をエッチングして、図 14 (c) に示すように、SiOC 膜 56 を露出させる接続孔 62 を開口する。残存する SiO₂ 膜 70 は、配線溝パターンのマスク 70' を構成する。

尚、レジストマスク 61 は、PAE 膜 57 をエッチング加工する際に、同時に除去することが出来る。

【0020】

次に、図 15 (d) に示すように、配線溝パターンを有する第 3 のマスク 70' (SiO₂ 膜 70) を用いて、ドライエッチング法により SiN 膜 59 をエッチングして配線溝パターン 64 を有する第 2 のマスク 59' を形成すると共に、SiOC 膜 56 を途中までエッチングして接続孔 71 を形成する。

次に、SiO₂ 膜 58 からなる第 1 のマスク 58' をマスクにして、SiOC 膜 56 の下部層をエッチングして、図 15 (e) に示すように、SiC 膜 55 を露出させる接続孔 63 を開口する。

この際、配線溝パターンが形成された SiN 膜 59 からなる第 2 のマスク 59' を用いて、配線溝領域に残存する SiO₂ 膜 58 を同時に除去して配線溝パターンを有する第 1 のマスク 58' を形成する。

【0021】

続いて、図 15 (f) に示すように、第 1 のマスク 58' (SiO₂ 膜 58) により配線溝底部に残存する PAE 膜 57 をエッチングして、配線溝 66 を開口し、接続孔底部にある SiC 膜 55 をエッチングして、Cu 埋め込み層 54 に連通した接続孔 65 を形成することにより、所定のデュアルダマシ加工が完了する。

以下、前述の従来の方法と同様にして、上層埋め込み配線 68 を形成する。

【0022】

上述のようにして形成されたデュアルダマシ構造の多層配線は、接続孔パターンを有するレジストマスク 61 を形成する際、下地層の段差が残存 SiO₂ 膜 70 の膜厚 50 nm 程度に抑えられるので、高精度の接続孔パターンを有するレ

ジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。

これにより、良好なヴィアコンタクト特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。

【0023】

ところで、本発明者は、更に、配線間容量を低減するために、下層配線の配線間絶縁膜を構成する上述の有機絶縁膜62上の SiO_2 膜53（比誘電率4.1）及び上層配線の配線間絶縁膜を構成し、かつ第1マスク形成層として機能する SiO_2 膜58（比誘電率4.1）に代えて、炭素含有酸化シリコン膜（ SiOC ／比誘電率3.0）を使用することを試みた。

ここで、図16から図20を参照して、本発明者が試みた改変案の構成及びその問題点を説明する。図16（a）と（b）、図17（c）と（d）、図18（e）と（f）、図19（g）と（h）、及び図20（i）と（j）は、それぞれ、改変案の工程を示す断面図である。図16から図20に示す部位のうち図1から図10に示すものと同じものには同じ符号を付している。

【0024】

先ず、図16（a）に示すように、図示しない基板に堆積された下地絶縁膜1上に有機絶縁膜、例えばPAE膜2と比誘電率3.0程度の炭素含有酸化シリコン（ SiOC ）膜3からなる積層絶縁膜を成膜し、次いで積層絶縁膜に配線溝を形成し、配線溝内に銅（Cu）膜の埋め込み配線4を形成する。 SiOC 膜3の成膜には、平行平板型プラズマCVD装置を使用し、原料ガスのシリコン源としてメチルシランを用いた。

Cu埋め込み配線4上に、順次、Cu膜の酸化防止層として機能する炭化シリコン（ SiC ）膜5、炭素含有酸化シリコン（ SiOC ）膜6、及び有機絶縁膜としてポリアリールエーテル（PAE）膜7を成膜した。

【0025】

続いて、PAE膜7上に、順次、第1マスク形成層として比誘電率3.0程度のSiOC膜8、第2マスク形成層として窒化シリコン(SiN)膜9、及び第3マスク形成層として膜厚50nmのSiO₂膜10を成膜した。

次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク11をSiO₂膜10上に形成した。

【0026】

次に、図16(b)に示すように、レジストマスク11上からドライエッチング法により、第3マスク形成層であるSiO₂膜10をエッチングして、配線溝パターン13を有する第3のマスク10'をSiN膜9上に形成した。

SiO₂膜10をエッチングした後、しかるべき後処理を施して、レジストマスク11及びエッチング処理の際に生じた残留付着物を完全に除去した。

【0027】

続いて、図17(c)に示すように、接続孔パターンの少なくとも一部が、配線溝パターン13を構成する第3のマスク10'(SiO₂膜10)に重なるようにして、接続孔パターンを有するレジストマスク12を残存するSiO₂膜10及びSiN膜9上に形成した。

続いて、レジストマスク12を用いてドライエッチング法により、第3のマスク10'(SiO₂膜10)、第2のマスク形成層であるSiN膜9、及び第1マスク形成層であるSiOC膜8をエッチングし、続いて残存するSiN膜9を第2のマスクとしてPAE膜7をエッチングして、図17(d)に示すように、SiOC膜6を露出させる接続孔14を開口した。残存するSiO₂膜10は、配線溝パターン13を有するマスク10'を形成する。

尚、レジストマスク12は、PAE膜7をエッチング加工する際に、同時に除去することが出来る。

【0028】

次に、図18(e)に示すように、配線溝パターン13を有する第3のマスク10'(SiO₂膜10)を用いてドライエッチング法により、SiN膜9をエッチングして配線溝パターン15を有する第2のマスク9'を形成した。

第3のマスク10'を用いた第2マスク形成層のSiN膜9のエッチング工程

では、接続孔 14 の底部に露出する SiOC 膜 6 が途中までエッチングされて接続孔 14 が掘り下げられ、接続孔 16 を開口することができる。

このエッチング条件下では SiOC 膜に対するエッチング選択比 (SiN/SiOC) を 1 弱にすることができるので、100 nm 厚の SiN 膜 9 をエッチングする場合、必要なオーバーエッチング量を含めて接続孔 16 は SiOC 膜 6 内に 150 ~ 200 nm の深さまで掘り下げられることになる。

【0029】

次に、第 1 のマスク 8' (SiO₂ 膜 8) をマスクにして、SiOC 膜 6 の下部層をエッチングして、図 18 (f) に示すように、SiC 膜 5 を露出させる接続孔 17 を開口すると共に配線溝パターン 15 が形成された第 2 のマスク 9' (SiN 膜 9) を用いて配線溝領域に残存する第 1 のマスク 8' (SiOC 膜 8) を同時に除去して、配線溝として開口部 18 を形成しようとした。

【0030】

しかし、接続孔 17 の形成及び配線溝 18 の形成に際して、図 19 (g) に示すように、幅広配線溝となる開口部 18A に SiOC 膜 8 が残存する領域 19 が生じることが確認された。

これは、エッチングマスクである SiN 膜 9 と開口すべき SiOC 膜 8 の加工選択比により SiOC 膜 8 をエッチングする際に発生する特有の現象である。つまり、接続孔 17 を形成する SiOC 膜 6 や、或る配線溝幅以下の開口部に残存する SiOC 膜 8 であれば、それらを容易に除去して開口することが出来るが、開口部 18A のような幅広配線溝の開口部では、SiOC 膜 8 からの炭素がエッチング雰囲気中に過剰に供給される結果、SiOC 膜のエッチングストップが発生することによって考えられる。

また、これを防ぐために、SiOC 膜を開口し易いようにエッチング条件を変更すると、今度は、エッチングマスクである SiN 膜との選択比が低下するために、加工変換差が増大してしまうことも判明した。ここで、加工変換差とは、第 1 のマスク 8' (SiOC 膜 8) の開口寸法と、第 2 のマスク 9' (SiN 膜 9) の開口寸法の差を言う。

【0031】

次いで、配線溝 18 の底部に残存する P A E 膜 7 をエッチングして配線溝 20 を設け、接続孔 17 の底部にある S i C 膜 5 をエッチングして、所定のデュアルダマシン加工を完了した。

尚、配線溝領域外に残存した第 2 のマスク 9' (S i N 膜 9) は、接続孔 17 の底部の S i C 膜 5 をエッチングする過程で除去された。

【0032】

しかし、P A E 膜 7 及び S i C 膜 5 のエッチングでは、三つの形状不具合が発生するという問題があった。

第 1 の不具合は、幅広配線溝となる開口パターン部には S i O C 膜 8 が残存した領域 19 があるため、図 19 (f) に示すように、その領域 21 の P A E 膜 7 をエッチングしても、所定形状の配線溝 20 を開口することは出来なかった。

第 2 の不具合は、接続孔 17 と下層配線 4 との合わせずれにより生じた、接続孔 17 の直下の下層配線 4 の配線間絶縁膜の部分に、スリット状の掘れ 22 が発生したことである。

第 3 の不具合は、第 2 のマスク 6' (S i N 膜 9) の下に残存する第 1 のマスク 8' (S i O C 膜 8) で、配線溝 20 の開口部が激しい肩落ち形状となったことである。

第 2 及び第 3 の不具合は、S i C 膜 5 および S i N 膜 9 をエッチングする場合の S i O C 膜 8 に対する選択比 (S i C / S i O C 又は S i N / S i O C) が 1 程度しか確保出来ないことに起因するものである。

【0033】

続いて、薬液を用いた後処理及び水素アニール処理により、配線溝 20 や接続孔 17 の側壁に残留するエッチング付着物や、接続孔底部の C u 変質層を清浄にした後、図 20 (i) に示すように、例えばバリアメタルとして T a 膜 23 をスパッタリング法により成膜し、C u 膜 24 が電解めっき法あるいはスパッタリング法により堆積され、接続孔 17 と配線溝 20 へ導電膜の埋め込みを行った。

しかし、接続孔 17 と下層配線 4 が合わせずれを起こした領域には、先述したスリット状の掘れ 22 が生じていて、局所的にアスペクト比が高くなっているために、埋め込み不良 25 が発生するという問題が生じた。

【0034】

続いて、図20(h)に示すように、堆積したTa膜17、Cu膜18のうち、配線パターンとして不要な部分を化学機械研磨(CMP)法により除去して、デュアルダマシン構造の多層配線構造を形成した。また、下層配線パターンと同様、酸化防止層として例えばSiC膜27をデュアルダマシン配線23/24上に成膜した。

しかし、幅広配線となる開口部26では、領域19にSiOC膜8が、領域21にPAE膜7が残存しているために、開口部26の領域で、配線膜厚が局所的に薄くなっているという問題があった。

【0035】

このようにして形成されたデュアルダマシン法による多層配線は、接続孔部のCu膜埋め込み不良25や、配線膜厚が局所的に薄くなる領域26の発生により、接続孔及び配線抵抗の局所的増大を引き起こすという問題を有する。

また、領域19に残存するSiOC膜8の残り方にもばらつきがあって、極端な場合には、幅広配線が完全に断線していて、導通不良に至る場合もある。

更には、半導体装置が動作する範囲内で配線と接続孔が導通した場合でも、局所的に薄いCu配線領域に電流・熱ストレスが集中すること、接続孔17内に発生した埋め込み不良25が成長することにより、その後の使用環境下において、エレクトロマイグレーションやストレスマイグレーション等の信頼性不良を誘発する可能性が大きい。

【0036】

そこで、本発明の目的は、上層配線の配線間絶縁膜として有機絶縁膜とSiOC膜の積層絶縁膜を有し、良好なデュアルダマシン加工形状の低誘電率層間構造を備えた、配線間容量の低い多層配線を有する半導体装置及び半導体装置の製法を提供することにある。

【0037】

【課題を解決するための手段】

本発明者は、先述した改変案の加工形状の不具合を解決するために、以下に説明する実験を行った。

実験例 1

SiN膜をマスクとし、エッチングガスとして $C_5F_8/CO/Ar/O_2$ の混合ガスを使用して、SiOC膜をエッチングする際のSiOC膜の炭素含有量(原子%)と、SiO₂膜に対するSiOC膜のエッチング量相対比($SiOC/SiO_2$)との関係を実験により求め、図21に示す結果を得た。図21から判る通り、SiOC膜中の炭素含有量が9原子%を超えると、SiOC膜のエッチング量が急峻に低下することが判明した。

尚、実験例1及び2では、平行平板型CVD装置によりSiOC膜を成膜する際、メチルシランと酸素の流量比を変更することにより、SiOC膜の炭素含有量を調整した。

【0038】

実験例 2

また、SiN膜をマスクとし、エッチングガスとして $CH_2F_2/O_2/Ar$ の混合ガス使用して、SiOC膜をエッチングする際のSiOC膜の炭素含有量(原子%)と、SiOC膜に対するSiC膜又はSiN膜のエッチング選択比との関係を実験により求め、図22に示す結果を得た。

実験例2では、SiOC膜に対するSiC膜又はSiN膜のエッチング選択比は、SiOC膜の炭素含有量の増大に応じて、低下していくことが判った。

【0039】

また、SiOC膜の比誘電率の炭素含有量依存性は、図23に示すように、炭素含有量の減少と共に、比誘電率は上昇する傾向にあるが、図21及び図22との比較から判る通り、少なくともハロゲン系ガスを用いたSiOC膜のエッチングレートほど、急峻な変動ではない。

尚、図23に示した炭素含有量と比誘電率の関係は、SiOC膜の密度等を変化させる成膜条件によってある幅を持って絶対値を変動させることも可能である。

【0040】

従って、図21から図23に示す関係から以下のことが判る。

(1) SiOC膜中の炭素含有量を9原子%以下にしてエッチング速度を高める

ことにより、改変案で生じた第1の不具合、つまり幅広配線溝18AでのSiOC膜8の残存を防止することができる。

(2) SiOC膜中の炭素含有量を9原子%以下では、SiC膜/SiOC膜又はSiN膜/SiOC膜のエッチング選択比を1.5以上に維持することができる。これにより、改変案で生じた第2及び第3の不具合、つまりスリット状の掘れ22の発生、及び配線溝20の開口部の肩落ち形状の発生を防止することができる。

(3) SiOC膜中の炭素含有量を3原子%以上9原子%以下では、比誘電率を3.2から3.8の範囲の低比誘電率に維持することができる。

【0041】

上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置（以下、第1の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、

層間絶縁膜が、第1の炭素含有酸化シリコン膜（SiOC膜）であり、

配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられ、炭素含有量が第1の炭素含有酸化シリコン膜より小さい第2の炭素含有酸化シリコン膜（SiOC膜）との積層絶縁膜であることを特徴としている。

【0042】

第2の炭素含有酸化シリコン膜は一層である必要はない。つまり、本発明に係る別の半導体装置（以下、第2の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、

層間絶縁膜が、第1の炭素含有酸化シリコン膜（SiOC膜）であり、

配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設け

られた、炭素含有量の相互に異なる複数層の第2の炭素含有酸化シリコン膜との積層絶縁膜であって、第2の炭素含有酸化シリコン膜の最上層は、炭素含有量が第1の炭素含有酸化シリコン膜より小さいことを特徴としている。

【0043】

第1の発明では、好適には、第2の炭素含有酸化シリコン膜の炭素含有量は3原子%以上9原子%以下である。

また、第2の発明では、好適には、第2の炭素含有酸化シリコン膜の最上層の炭素含有量は3原子%以上9原子%以下である。

第1及び第2の発明では、有機の低誘電率絶縁膜として、ポリアリールエーテル(PAE)膜、ポリアリレールエーテル膜、アモルファスカーボン膜、ポリテトラトラフクロエチレン膜等を挙げることができる。また、無機低誘電率絶縁膜として、キセロゲル膜、多孔質構造のメチルシルセスキオキサン(MSQ)膜、ハイドロゲンシルセスキオキサン(HSQ)等を挙げることができる。更には、無機低誘電率絶縁膜と有機低誘電率絶縁膜との組み合わせでも良い。

層間絶縁膜は、SiOC膜が好ましいものの、SiOF膜、SiO₂膜、MSQ膜、HSQ膜でも良い。

【0044】

第1及び第2の発明では、上層配線の配線間絶縁膜として、従来の有機絶縁膜とSiO₂膜との積層絶縁膜に代えて、有機絶縁膜と低誘電率のSiOC膜との積層絶縁膜を設けているので、従来に比べて、上層配線の配線間容量を低減することができる。また、第2の発明では、炭素含有量の相互に異なる複数のSiOC膜の積層膜を設けることにより、上層配線の配線間容量の一層の低減を図り、かつ形状良好な配線構造を実現することができる。

第1及び第2の発明では、更に好適には、下層埋め込み配線が、層間絶縁膜の下層に設けられた有機絶縁膜とその上の炭素含有酸化シリコン膜との積層膜からなる配線間絶縁膜内に埋め込まれている。これにより、更に配線間容量が低下する。

【0045】

上記目的を達成するために、本発明に係る半導体装置の製造方法は、下層埋め

込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造を備える半導体装置の製造方法において、配線構造の形成に際し、

(イ) 下層配線上に、層間絶縁膜として第1の絶縁膜を成膜する工程と、

(ロ) 第1の絶縁膜上に、上層配線の配線間絶縁膜として第2の絶縁膜と第3の絶縁膜兼第1のマスクを形成する第1マスク形成層との積層膜、並びにマスク形成層として第2のマスク及び第3のマスクをそれぞれ形成する第2マスク形成層及び第3マスク形成層を順次成膜する工程と、

(ハ) 第3マスク形成層をパターンニングして配線溝パターンを有する第3のマスクを形成する工程と、

(ニ) 第3のマスクを含む第2マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、

(ホ) レジストマスクを使って第3のマスク、第2マスク形成層、及び第3の絶縁膜兼第1マスク形成層をエッチングし、更に第2の絶縁膜をエッチングして、接続孔を開口する工程と、

(ヘ) 第3のマスクを用いて第2マスク形成層をエッチングして、配線溝パターンを有する第2のマスクを形成すると共に、第1の絶縁膜の途中まで接続孔を掘り下げる工程と、

(ト) 第2のマスクを用いて第3の絶縁膜兼第1マスク形成層をエッチングして、配線溝パターンを有する第1のマスクを形成すると共に、接続孔の底部に残存する第1の絶縁膜をエッチングして接続孔を開口する工程と、

(チ) 第1のマスクを用いて第2の絶縁膜をエッチングし、第2の絶縁膜に配線溝を形成する工程と、

(リ) 第2及び第3のマスクを除去する工程と

を有し、第3の絶縁膜兼第1マスク形成層として炭素含有酸化シリコン膜 (SiOC膜) を成膜することを特徴としている。

【0046】

第3の絶縁膜兼第1マスク形成層としてSiOC膜を成膜することにより、配

線間絶縁膜の比誘電率を低下させ、配線間容量を低減させることができる。

また、SiOC膜中の炭素含有量を後述の特定した範囲内に規制することにより、更に一層配線間容量を低減させることができる。

【0047】

本発明方法では、工程（二）で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第3マスク形成層の膜厚に依存して小さく抑えられるから、つまり下地層はほぼ平坦であるから、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタクト特性を得ることが出来る。

また、接続孔のパターニングを行った後に、最終的な配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を形成することができる。

以上の説明のように、本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された配線間容量の小さい多層配線を有する半導体装置を高い歩留まりで製造することができる。

【0048】

好適には、本発明方法の工程（ロ）では、第3の絶縁膜兼第1マスク形成層として炭素含有量が3原子%以上9原子%以下の炭素含有酸化シリコン膜を含む無機絶縁膜を成膜する。

また、工程（ロ）では、第3の絶縁膜兼第1マスク形成層として炭素含有量が相互に異なる複数層の炭素含有酸化シリコン膜であって、かつ最上層の炭素含有酸化シリコン膜として炭素含有量が3原子%以上9原子%以下の炭素含有酸化シリコン膜を成膜するようにしてもよい。

【0049】

本発明方法では、SiOC膜中の炭素含有量を特定した範囲内に規制してエッチング速度を高めることにより、幅広配線溝でのSiOC膜の残存を防止することができる。

同じく、SiOC膜中の炭素含有量を特定した範囲内に規制してSiC膜/S

iOC膜又はSiN膜/SiOC膜のエッチング選択比を1.5以上に設定することにより、改変案で生じたような下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができる。

これにより、デュアルダマシン法による所定の形状の配線構造を形成することができる。

【0050】

本発明方法では、工程（イ）では第1の絶縁膜として炭素含有酸化シリコン膜を、工程（ロ）では第2の絶縁膜として有機絶縁膜を、それぞれ、成膜する。

工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第1、第2、及び第3マスク形成層を成膜する。

例えば、工程（ロ）では、第2マスク形成層としてシリコン窒化膜（SiN膜）、及び第3マスク形成層としてシリコン酸化膜（SiO₂膜）をそれぞれ成膜する。

尚、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第2及び第3マスク形成層を成膜する限り、第2及び第3マスク形成層の成膜材料には制約はなく、第2マスク形成層としてSiN膜に代えてSiC膜を使ってもよく、また、第3マスク形成層をSiO₂膜に代えてアモルファスシリコン膜にしても良い。

また、工程（ロ）では、第3の絶縁膜兼第1マスク形成層、並びに第2及び第3マスク形成層を光透過性を有する材料で成膜する。

【0051】

工程（ニ）では、第3のマスクを含む第2マスク形成層上に接続孔パターンを有するレジストマスクを形成する際、接続孔パターンの少なくとも一部が第3のマスクの配線溝中間パターンに重なるように、レジストマスクを形成する。これにより、上層配線とコンタクトプラグとのミスアライメントを防止することができる。

また、本発明方法では、下層配線の形成に際して、下地層上に有機絶縁膜及び

第1の炭素含有酸化シリコン膜（SiOC膜）を成膜し、有機絶縁膜及び第1の炭素含有酸化シリコン膜内に埋め込み下層配線を形成しても良い。

これにより、下層配線の配線間容量を低減することができる。

【0052】

【発明の実施の形態】

以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。

半導体装置の実施形態例1

本実施形態例は第1の発明に係る半導体装置の実施形態の一例であって、図1は本実施形態例の半導体装置の構成を示す断面図である。

本実施形態例の半導体装置30は、図1に示すように、下層Cu埋め込み配線4と、下層Cu埋め込み配線4の酸化防止膜として成膜されている膜厚50nmのSiC膜5及び膜厚400nmのSiOC膜6からなる層間絶縁膜と、SiC膜5及びSiOC膜6を貫通するコンタクトプラグ29を介して下層Cu埋め込み配線4に導通する上層Cu埋め込み配線23/24とを有し、コンタクトプラグ29及び上層Cu埋め込み配線23/24がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。

SiOC膜6は、炭素含有量が約12原子%で、比誘電率が3.0程度の膜である。

【0053】

下層Cu埋め込み配線4は、下地絶縁膜1上に形成された、有機絶縁膜、例えば膜厚200nmのPAE膜2、及び膜厚50nmのSiOC膜28の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリヤメタル層23を介してCu膜を埋め込んで形成された、配線厚が250nmの埋め込み配線である。尚、SiOC膜28は、先ず、膜厚150nm成膜し、配線溝にCu埋め込み層を形成し、次いで研磨して出来上がり残膜を50nmに設定して、CuCMP加工を行う。

S i O C 膜 2 8 は炭素含有量が約 6 原子%の S i O C 膜であって、比誘電率が 3.5 程度である。また、P A E 膜 7 は比誘電率が 2.6 程度の有機絶縁膜である。S i C 膜 5 は、デュアルダマシン法により上層 C u 埋め込み配線の形成中、下層 C u 埋め込み配線 4 を保護する酸化防止膜として機能する。

上層 C u 埋め込み配線 2 4 は、有機絶縁膜として膜厚 200 nm の P A E 膜 7 と、膜厚 150 nm の S i O C 膜 2 8 の積層膜からなる配線間絶縁膜内に設けられた配線溝にバリヤメタル層 2 3 を介して C u 膜を埋め込んで形成された埋め込み配線である。

【0054】

本実施形態例の半導体装置 30 では、下層 C u 埋め込み配線 2 3 / 4 及び上層 C u 埋め込み配線 2 3 / 2 4 の配線間絶縁膜が、従来の P A E 膜 2 又は 7 と S i O₂ 膜（比誘電率 4.1）の積層絶縁膜に代えて、P A E 膜 2 又 7 と比誘電率 3.5 の S i O C 膜 2 8 の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造を有する半導体装置に比べて、下層配線及び上層配線の配線間容量が約 5 ~ 10 % 程度低減する。

【0055】

本実施形態例の半導体装置 30 の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、P A E 膜 2 又は 7 上の S i O C 膜 2 8 は、加工特性と配線間容量の低減効果の観点から、炭素含有量が 3 原子%以上 9 原子%以下であることが好ましいものの、炭素含有量が 6 原子%に限られることはない。

【0056】

半導体装置の製造方法の実施形態例 1

本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例 1 の半導体装置の製造に適用した実施形態の一例である。図 2 (a) と (b)、図 3 (c) と (d)、図 4 (e) と (f)、及び図 5 (g) と (h) は、それぞれ、本実施形態例の方法により半導体装置にデュアルダマシン法による配線構造を形成する際の各工程の断面図である。

まず、図 2 (a) に示すように、図示しない基板に堆積された下地絶縁膜 1 上

に、有機絶縁膜として例えば膜厚 200 nm の PAE 膜 2、PAE 膜 2 と、炭素含有量が 6 原子% で比誘電率が 3.5 程度の炭素含有酸化シリコン膜 (SiOC 膜) 28 との積層膜からなる配線間絶縁膜を成膜し、次いで配線間絶縁膜に配線溝を形成し、続いて配線溝にバリアメタル膜 23 を介して配線厚が 250 nm の銅 (Cu) 膜を埋め込んで下層埋め込み配線 4 を形成する。

【0057】

SiOC 膜 28 を成膜する際には、一例として、成膜装置として平行平板型プラズマ CVD 装置を、シリコン源としてトリメチルシランを使用し、トリメチルシランと酸素との流量比を約 1 : 1 とする。また、成膜条件として、基板温度を 350℃、プラズマパワーを 300 W、成膜雰囲気圧力を 500 Pa 程度にそれぞれ設定する。

以上の成膜条件により、炭素含有量が 6 原子% で比誘電率が 3.5 程度の SiOC 膜 28 を成膜することが出来る。

尚、SiOC 膜 28 は、先ず、膜厚 150 nm 成膜し、配線溝に Cu 埋め込み層を形成し、次いで研磨して出来上がり残膜を 50 nm に設定して、Cu CMP 加工を行う。

【0058】

続いて、Cu 配線 4 上に酸化防止層として膜厚 50 nm の炭化シリコン (SiC) 膜 5 を成膜し、更に接続孔を貫通させる第 1 の絶縁膜 (層間絶縁膜) として 400 nm 厚の炭素含有酸化シリコン (SiOC) 膜 6 を成膜する。

SiC 膜 5 及び SiOC 膜 6 を成膜する際には、一例として、平行平板型プラズマ CVD 装置を用い、その際シリコン源として使用するガスは、どちらの膜の成膜の際にもメチルシランである。

また、成膜条件として、基板温度を 300 ~ 400℃、プラズマパワーを 150 ~ 350 W、成膜雰囲気圧力を 100 ~ 1000 Pa 程度に設定する。

以上の成膜条件により、比誘電率が 5.0 程度の SiC 膜 5、及び炭素含有量が 12 原子% 程度で、比誘電率が 3.0 の SiOC 膜 6 を成膜することが出来る。

【0059】

次に、SiOC膜6上に、第2の絶縁膜として比誘電率2.6程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル(PAE)膜7を200nm成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、400℃～450℃のキュア処理を行って成膜することが出来る。

PAE膜の他には、BCB膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。

続いて、PAE膜7上に、順次、第3の絶縁膜兼第1マスク形成層として、更にはPAE膜7の保護層として機能する膜厚150nmのSiOC膜28を成膜し、更に第2マスク形成層として膜厚100nmの窒化シリコン(SiN)膜9を、及び第3マスク形成層として膜厚50nmのSiO₂膜10を成膜する。後述するように、PAE膜7及びSiOC膜28の積層膜は、上層配線の配線間絶縁膜として機能する。

次いで、配線溝パターンをレジストパターンとして有するレジストマスク11をSiO₂膜10上に形成する。

【0060】

第3の絶縁膜兼第1マスク形成層のSiOC膜28は、下層配線の配線間絶縁膜としてPAE膜2上に成膜したSiOC膜28と同様に比誘電率3.5程度で炭素含有量が6原子%のSiOC膜であって、下層配線の配線間絶縁膜のSiOC膜28と同様に成膜する。

第3マスク形成層としてのSiO₂膜10は、例えばシリコン源としてモノシラン(SiH₄)を用い、酸化剤として一酸化二窒素(N₂O)ガスを用いたプラズマCVD法により成膜することが出来る。

また、第2マスク形成層であるSiN膜9は、SiO₂膜10の成膜と同様のプラズマCVD装置により、例えばシリコン源としてモノシラン(SiH₄)を、窒化剤としてアンモニア(NH₃)ガスを、酸化剤として一酸化二窒素(N₂O)ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。

【0061】

次に、図2(b)に示すように、レジストマスク11上からドライエッチング

法により、第3マスク形成層である SiO_2 膜10をエッチングして、配線溝中間パターン13を有する第3のマスク10'を形成する。

レジストマスク11を用いて SiO_2 膜10をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン(C_4F_8)、一酸化炭素(CO)、及びアルゴン(Ar)を用い、ガス流量比($\text{C}_4\text{F}_8:\text{CO}:\text{Ar}$)を1:5:20、バイアスパワーを1200W、基板温度を20℃に設定する。

このエッチング条件下では、 SiN 膜に対して10以上のエッチング選択比(SiO_2/SiN)を得ることが出来るので、下地の第2マスク形成層である SiN 膜9がエッチングされるようなことは殆ど生じない。

SiO_2 膜10をエッチングした後、例えば酸素(O_2)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク11及びエッチング処理の際に生じた残留付着物を完全に除去する。

【0062】

次に、図3(c)に示すように、接続孔パターン14'の少なくとも一部が、配線溝中間パターン13を構成する第3のマスク10'(SiO_2 膜10)に重なるようにして、残存する SiO_2 膜10及び SiN 膜9上に、接続孔パターン14'を有するレジストマスク12を形成する。

レジストマスク12の形成に際し、配線溝中間パターン13を構成する SiO_2 膜10により生じた段差は、概ね SiO_2 膜10の膜厚である50nm程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィ特性にて、良好な接続孔のレジストパターン形状を得ることができる。

また、塗布系の反射防止膜(BARC)を併用する場合でも、配線溝中間パターン13の寸法や疎密具合により、BARCの埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。

【0063】

続いて、接続孔パターン14'を有するレジストマスク12を用いて、ドライエッチング法により、接続孔形成領域に存在する第3のマスク10'(SiO_2

膜10)、第2マスク形成層であるSiN膜9、及び第1マスク形成層であるSiOC膜28をエッチングし、続いて残存するSiN膜9を第2のマスク9'としてPAE膜7をエッチングして、図3(d)に示すように、SiOC膜6を露出させる接続孔14を開口する。

残存するSiO₂膜10は、配線溝パターン13'を有するマスク10'を構成する。

尚、レジストマスク12は、PAE膜7をエッチング加工する際に、同時に除去することが出来る。

【0064】

SiO₂膜10からSiOC膜28までエッチングして接続孔14を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン(C₄F₈)及びアルゴン(Ar)を用い、ガス流量比(C₄F₈:Ar)を1:4、バイアスパワーを400W、基板温度を20℃に設定する。

【0065】

本実施形態例では、このエッチング条件下でエッチング選択比(SiO₂/SiN又はSiOC/SiN)が1前後となり、1ステップで三層からなる第1から第3マスク形成層をエッチングして接続孔14を開口している。

しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、3ステップエッチングにより、順次、第1マスク形成層、第2マスク形成層、及び第3マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。

【0066】

また、PAE膜7の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア(NH₃)を用い、RFパワーを150W、基板温度を20℃に設定する。

このエッチング条件下で、レジストマスク12のエッチングレートはPAE膜7のそれとほぼ同等であるから、PAE膜7の開口中にレジストマスク12は減

肉して行くが、第2のマスク9' (SiN膜9) がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。

因みに、PAE膜7のエッチング条件下で、SiN膜、SiO₂膜、及びSiOC膜に対するエッチング選択比は100以上になる。

【0067】

次に、図4 (e) に示すように、配線溝パターン13' を有する第3のマスク10' (SiO₂膜10) を用いて、ドライエッチング法により、SiN膜9をエッチングして配線溝パターン15を有する第2のマスク9' をSiOC膜28上に形成する。

SiN膜9のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン (CH₂F₂)、酸素 (O₂)、及びアルゴン (Ar) を用い、ガス流量比 (CH₂F₂ : O₂ : Ar) を2 : 1 : 5、及びバイアスパワーを100Wに設定する。

このエッチング条件下で、SiO₂膜に対するエッチング選択比 (SiN/SiO₂) が3程度になるので、第3マスク形成層であるSiO₂膜10の膜厚が50nm程度であれば、第2マスク形成層である膜厚100nmのSiN膜9をエッチングする際、SiO₂膜10の減肉に対して十分な余裕をもって配線溝パターン15を開口することが出来る。

【0068】

また、第3のマスク10' を用いた第2マスク形成層のSiN膜9のエッチング工程では、接続孔14の底部に露出するSiOC膜6が途中までエッチングされ、接続孔14を掘り下げた接続孔16を開口させることができる。

このエッチング条件下のSiOC膜に対するエッチング選択比 (SiN/SiOC) は1弱にすることができるので、100nm厚のSiN膜9をエッチングする場合、必要なオーバーエッチング量を含めて接続孔16はSiOC膜6内に150~200nmの深さまで掘り下げられることになる。

【0069】

次に、第1のマスク28' (SiOC膜28) をマスクにして、SiOC膜6の下部層をエッチングして、図4 (f) に示すように、SiC膜5を露出させる

接続孔 17 を開口する。

この際、配線溝パターン 15 が形成された第 2 のマスク 9' (SiN 膜 9) を用いて、配線溝領域に残存する SiOC 膜 28 を同時に除去して配線溝パターンの開口部 18 を有する第 3 のマスク 28' (SiOC 膜 28) を形成する。

【0070】

このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン (C_5F_8)、一酸化炭素 (CO)、アルゴン (Ar)、及び酸素 (O_2) を用い、ガス流量比 ($C_5F_8 : CO : Ar : O_2$) を 1 : 10 : 5 : 1、バイアスパワーを 1600 W、及び基板温度を 20℃ に設定する。

このエッチング条件下で、SiN 膜に対する 10 以上のエッチング選択比 (SiOC/SiN) を得ることが出来るので、接続孔底部に残る膜厚 200 ~ 250 nm の SiOC 膜 6 をエッチングする際、第 2 のマスクの SiN 膜 9 の膜厚が 100 nm あれば、SiN 膜 9 の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。

また、配線溝領域に残存する低炭素 SiOC 膜 28 は、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が 6 原子% 程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。

【0071】

続いて、図 5 (g) に示すように、第 3 のマスク 28' (SiOC 膜 28) を使って開口部 18 の底部に残存する PAE 膜 7 をエッチングして、配線溝 20 を SiOC 膜 6 上に開口する。同時に接続孔 17 の底部にある SiC 膜 5 をエッチングすることにより、接続孔 17' を Cu 埋め込み層 4 に連通させた所定のデュアルダマシン加工を完了することができる。

尚、SiOC 膜 28 上に残存する SiN 膜 9 は、接続孔 17 底部の SiC 膜 5 をエッチングする過程で除去される。

【0072】

この時、接続孔 17' と下層配線 4 とが合わせずれを起こした部分では SiO

C膜28が、図5 (g) の" A" に示すように、露出するが、SiOC膜28の炭素含有量を6原子%程度に調整されているので、エッチング選択比 (SiC/SiOC又はSiN/SiOC) を2程度まで確保することができることにより、改変案のようなスリット状の顕著な掘れが発生することはない。

また、同様の理由により、第2のマスク9' (SiN膜9) の下に残存するSiOC膜28でも、配線パターンの開口部18の肩落ちの発生もなく、良好な開口形状を得ることが出来る。

【0073】

配線溝20を開口するPAE膜7のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア (NH₃) を用い、RFパワーを150W、及び基板温度を20℃に設定する。

このエッチング条件下で、SiOC膜28に対するエッチング選択比は、100以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。

【0074】

接続孔17の底部にあるSiC膜5のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン (CH₂F₂)、酸素 (O₂)、及びアルゴン (Ar) を用い、ガス流量比 (CH₂F₂ : O₂ : Ar) を2 : 1 : 5、バイアスパワーを100Wに設定する。

但し、上記エッチング条件ではSiOC膜6に対する選択比は1前後であるため、配線溝20の底部のSiOC膜6の膜掘れが問題になるならば、PAE膜7への配線溝開口前に、SiC膜5のエッチングを行うことも出来る。

【0075】

しかるべき薬液を用いた後処理、及びRFスパッタリング処理により、配線溝20や接続孔17の側壁に残留するエッチング付着物を除去し、接続孔17' 底部のCu変質層を正常のCu層に転化した後、図5 (h) に示すように、例えばバリアメタルとしてTa膜23をスパッタリング法により成膜し、Cu膜24を電解めっき法あるいはスパッタリング法により堆積し、接続孔17' と配線溝2

0への導電膜の埋め込みを同時に行う。

更に、堆積したTa膜23、Cu膜24のうち、配線パターンとして不要な部分を化学機械研磨（CMP）法により除去することにより、図1に示すデュアルダマシン構造の多層配線構造を形成することができる。

本実施形態例では、最終的な上層配線の膜厚を例えば250nm程度となるように調整する。また、下層配線パターンと同様、酸化防止層として例えばSiC膜27をデュアルダマシン配線18上に成膜する。

【0076】

本実施形態例では、SiOC膜28中の炭素含有量を6原子%に規制することにより、図4（f）に示す開口部18の開口の際、エッチング速度を高めて幅広配線溝でのSiOC膜28の残存を防止することができる。また、SiOC膜28中の炭素含有量を6原子%に規制することにより、SiC膜/SiOC膜又はSiN膜/SiOC膜のエッチング選択比を1.5以上に維持することができるので、図5（g）の接続孔17の開口の際、改変案で生じたような下層配線4の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝20の開口部の肩落ち形状の発生を防止することができる。従って、所定の形状の配線構造をデュアルダマシン法により容易に形成することができる。

【0077】

更には、従来のSiO₂膜（比誘電率4.1）をSiOC膜28に代え、SiOC膜28中の炭素含有量を6原子%に規制してSiOC膜28の比誘電率を3.5にまで低誘電率化することにより、PAE膜7とSiOC膜28の積層膜からなる配線間絶縁膜の比誘電率を低減しているので、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量を約5～10%程度低減することができる。

【0078】

本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク12を形成する際、下地層の段差が残存SiO₂膜10の膜厚50nm程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマ

スクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。

これにより、良好なヴィアコンタクト特性を得ることが出来る。

【0079】

尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、PAE膜2又は7上に保護層及び第3の絶縁膜兼第1マスク形成層として堆積したSiOC膜28は、加工特性と配線間容量の低減効果の観点から、炭素含有量が3原子%以上9原子%以下であることが好ましいものの、炭素含有量が6原子%に限られることはない。

また、SiOC膜28の成膜方法は、平行平板型プラズマCVD装置を使ったプラズマCVD法には限定されず、高密度プラズマCVD法、スピコート法により堆積しても良い。

【0080】

半導体装置の実施形態例2

本実施形態例は第2の発明に係る半導体装置の実施形態の一例であって、図6は本実施形態例の半導体装置の構成を示す断面図である。図6に示す部位のうち図1と同じものには同じ符号を付している。

本実施形態例の半導体装置40は、図6に示すように、配線間絶縁膜の構成を除いて、実施形態例1の半導体装置30と同じ構成を備えている。即ち、本実施形態例の半導体装置40は、下層Cu埋め込み配線4と、下層Cu埋め込み配線4の酸化防止膜として成膜されている膜厚50nmのSiC膜5及び膜厚400nmのSiOC膜6からなる層間絶縁膜と、SiC膜5及びSiOC膜6を貫通するコンタクトプラグ29を介して下層Cu埋め込み配線4に導通する上層Cu埋め込み配線23/24とを有し、コンタクトプラグ29及び上層Cu埋め込み配線23/24がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。

SiOC膜6は、炭素含有量が約12原子%で、比誘電率が3.0程度の膜である。

【0081】

本実施形態例では、下層 Cu 埋め込み配線 4 は、下地絶縁膜 1 上に形成された、有機絶縁膜、例えば膜厚 200 nm の PAE 膜 2、膜厚 20 nm の SiOC 膜 3、及び膜厚 30 nm の SiOC 膜 28 の積層絶縁膜内に設けられた配線溝をバリアメタル層 23 を介して Cu 膜を埋め込んで形成された、配線厚が 250 nm の埋め込み配線である。

SiOC 膜 3 は、炭素含有量が約 12 原子%で、比誘電率が約 3.0 の SiOC 膜であり、一方、SiOC 膜 28 は、炭素含有量が約 6 原子%で、比誘電率が 3.5 程度の SiOC 膜である。尚、SiOC 膜 28 は、SiOC 膜 3 上に膜厚 130 nm 成膜し、配線溝に Cu 膜を埋め込んだ後、出来上がり残膜を 30 nm になるように設定して、Cu CMP 加工を行う。これは、後述の上層 Cu 埋め込み配線の配線間絶縁膜についても同様である。

また、PAE 膜 2 は比誘電率が 2.6 程度の有機絶縁膜である。図 1 中、5 はデュアルダマシン法による上層 Cu 埋め込み配線の形成中、下層 Cu 埋め込み配線 4 を保護する膜厚 50 nm の酸化防止膜である。

【0082】

上層 Cu 埋め込み配線 24 は、膜厚 200 nm の PAE 膜 7、膜厚 20 nm の SiOC 膜 8、及び膜厚 30 nm の SiOC 膜 28 の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリアメタル層 23 を介して Cu 膜を埋め込んで形成された埋め込み配線である。

SiOC 膜 8 は炭素含有量が約 12 原子%で、比誘電率が約 3.0 の SiOC 膜である。また、PAE 膜 7 は比誘電率が 2.6 程度の有機絶縁膜である。

【0083】

本実施形態例の半導体装置 40 では、下層 Cu 埋め込み配線 23/4 及び上層 Cu 埋め込み配線 23/24 の配線間絶縁膜が、従来の PAE 膜 2 又は 7 と SiO₂ 膜（比誘電率 4.1）との積層絶縁膜に代えて、PAE 膜 2 又 7、比誘電率 3.5 の SiOC 膜 8、及び比誘電率 3.0 の SiOC 膜 28 の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造に比べて下層配線及び上層配線の配線間容量が約 8～13% 程度低減することが可能となり、実施形態例 1 の半導体装置に比べて、更に、配線間容量を低減できる。

【0084】

実施形態例 2 の半導体装置 40 の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、PAE 膜 2 又は 7 上に堆積した SiOC 膜 28 は、加工特性と配線間容量の低減効果の観点から、炭素含有量が 3 原子%以上 9 原子%以下であることが好ましいものの、炭素含有量が 6 原子%に限られることはない。また、同様に、SiOC 膜 8 の炭素含有量も 12 原子%に限られるものではない。

【0085】

尚、以下の記載は、実施形態例 1 及び 2 の半導体装置の双方に関するものである。

実施形態例 1 及び 2 の半導体装置 30、40 では、Cu 膜の酸化防止層として SiC 膜 5、27 を設けているが、SiC 膜に限らず、CVD 法により成膜した SiN 膜でもよく、また SiC 膜中に窒素 (N₂) や水素 (H) 等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。

接続孔部の層間絶縁膜となる SiOC 膜 6 は、SiOC 膜の代わりに、例えば CVD 法により成膜された SiOF 膜や SiO₂ 膜、或いはスピンコート法により形成される MSQ 膜や HSQ 膜でもよい。

上層 Cu 埋め込み配線 23/24 の配線間絶縁膜となる PAE 膜 7 は、PAE 膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用が可能である。更には、キセロゲル膜、多孔質構造を有する MSQ 膜や有機ポリマー等を用いてもよく、これらを組み合わせた積層膜でもよい。

【0086】

半導体装置の製造方法の実施形態例 2

本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例 2 の半導体装置の製造に適用した実施形態の一例である。図 7 (a) と (b)、図 8 (c) と (d)、図 9 (e) と (f)、及び図 10 (g) と (h) は、それぞれ、本実施形態例の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

実施形態例 1 と同様に、図 7 (a) に示すように、図示しない基板に堆積された下地絶縁膜 1 上に、有機絶縁膜として例えば P A E 膜 2 と、炭素含有量が約 12 原子%の S i O C 膜 3 と、炭素含有量が約 6 原子%の S i O C 膜 2 8 とからなる積層膜を配線間絶縁膜にして、配線厚 250 nm の銅 (C u) 膜の埋め込み配線 4 を形成する。

【0087】

S i O C 膜 3 及び S i O C 膜 2 8 を成膜する際には、成膜装置として平行平板型プラズマ C V D 装置を、シリコン源としてトリメチルシランを使用し、S i O C 膜 3 の成膜の際にはトリメチルシランと酸素との流量比を約 2 : 1 とし、S i O C 膜 2 8 の成膜の際にはトリメチルシランと酸素との流量比を約 1 : 1 とする。また、成膜条件として、基板温度を 350℃、プラズマパワーを 300 W、成膜雰囲気圧力を 500 P a 程度にそれぞれ設定する。

以上の成膜条件により、比誘電率がそれぞれ 3.0 程度及び 3.5 程度の S i O C 膜 8 及び S i O C 膜 2 8 を成膜することが出来る。

尚、S i O C 膜 2 8 は、先ず、S i O C 膜 3 上に、膜厚 130 nm 成膜し、配線溝に C u 膜を埋め込んだ後、出来上がり残膜を 30 nm になるように設定して、C u C M P 加工を行う。

【0088】

続いて、実施形態例 1 と同様に、C u 配線 4 上に酸化防止層として膜厚 50 nm の炭化シリコン (S i C) 膜 5、400 nm 厚の炭素含有酸化シリコン (S i O C) 膜 6、及び有機ポリマーとして比誘電率 2.6 程度で膜厚 200 nm のポリアリールエーテル (P A E) 膜 7 を成膜する。

【0089】

次に、本実施形態例では、P A E 膜 7 上に、炭素含有量が 12 原子%で膜厚が 20 nm の S i O C 膜 8 及び炭素含有量が 6 原子%で膜厚が 130 nm の S i O C 膜 2 8 の積層膜を成膜して、P A E 膜 7 の保護層及び第 3 の絶縁膜兼第 1 マスク形成層として機能させる。

続いて、順次、第 2 マスク形成層として例えば膜厚 100 nm の窒化シリコン (S i N) 膜 9、及び第 3 マスク形成層として膜厚 50 nm の酸化シリコン (S

SiO₂膜10を成膜する。

次いで、配線溝パターンをレジストパターンとして有するレジストマスク11をSiO₂膜10上に形成する。

【0090】

第3の絶縁膜兼第1マスク形成層となるSiOC膜8及びSiOC膜28を成膜する際には、下層配線層間のPAE膜2上に成膜したSiOC膜3及びSiOC膜28とそれぞれ同様にして成膜することにより、比誘電率がそれぞれ3.0及び3.5程度のSiOC膜3及び28を成膜することができる。

第3の絶縁膜兼第3マスク形成層となるSiO₂膜10は、実施形態例1と同様に、例えばシリコン源としてモノシラン(SiH₄)を用い、酸化剤として一酸化二窒素(N₂O)ガスを用いたプラズマCVD法により成膜することが出来る。

また、第2マスク形成層となるSiN膜9は、実施形態例1と同様に、SiO₂膜10の成膜と同様のプラズマCVD装置により、例えばシリコン源としてモノシラン(SiH₄)を、窒化剤としてアンモニア(NH₃)ガスを、酸化剤として一酸化二窒素(N₂O)ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。

【0091】

次に、図7(b)に示すように、レジストマスク11上からドライエッチング法により、SiO₂膜10をエッチングして、配線溝中間パターン13を有する第3のマスク10'を形成する。

レジストマスク11を用いてSiO₂膜10をエッチングする際には、実施形態例1と同様に、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン(C₄F₈)、一酸化炭素(CO)、及びアルゴン(Ar)を用い、ガス流量比(C₄F₈:CO:Ar)を1:5:20、バイアスパワーを1200W、基板温度を20℃に設定する。

このエッチング条件下では、SiN膜に対して10以上のエッチング選択比(SiO₂/SiN)を得ることが出来るので、下地の第2マスク形成層であるSiN膜9がエッチングされるようなことは殆ど生じない。

SiO₂ 膜 10 をエッチングした後、例えば酸素 (O₂) プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク 11 及びエッチング処理の際に生じた残留付着物を完全に除去する。

【0092】

次に、図 8 (c) に示すように、実施形態例 1 と同様に、接続孔パターンの少なくとも一部が、配線溝中間パターン 13 を構成する第 3 のマスク 10' (SiO₂ 膜 10) に重なるようにして、残存する SiO₂ 膜 10 及び SiN 膜 9 上に、接続孔パターン 14' を有するレジストマスク 12 を形成する。

レジストマスク 12 の形成に際し、配線溝中間パターン 13 を構成する SiO₂ 膜 10 により生じた段差は、概ね SiO₂ 膜 10 の膜厚である 50 nm 程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィ特性にて、良好な接続孔のレジストパターン形状を得ることができる。

また、塗布系の反射防止膜 (BARC) を併用する場合でも、配線溝パターン 13 の寸法や疎密具合により、BARC の埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。

【0093】

続いて、接続孔パターン 14' を有するレジストマスク 12 を用いて、ドライエッチング法により、接続孔形成領域に存在する第 3 のマスク 10' (SiO₂ 膜 10)、第 2 マスク形成層である SiN 膜 9、並びに第 1 マスク形成層である SiOC 膜 28 及び 8 の積層膜をエッチングする。続いて、残存する SiN 膜 9 を第 2 のマスクとして PAE 膜 7 をエッチングして、図 8 (d) に示すように、SiOC 膜 6 を露出させる接続孔 14 を開口する。

尚、レジストマスク 12 は、PAE 膜 7 をエッチング加工する際に、同時に除去することが出来る。

残存する SiO₂ 膜 10 は、配線溝パターン 13' を構成する第 3 のマスク 10' を形成し、また、エッチングされた SiN 膜 9 は、接続孔パターンを有する第 2 のマスク 9' を構成する。

【0094】

SiO₂ 膜 10 から SiOC 膜 28、8 までエッチングして接続孔 14 を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン (C₄ F₈) 及びアルゴン (Ar) を用い、ガス流量比 (C₄ F₈ : Ar) を 1 : 4、バイアスパワーを 400 W、基板温度を 20℃ に設定する。

【0095】

本実施形態例では、このエッチング条件下でエッチング選択比 (SiO₂ / SiN 又は SiOC / SiN) が 1 前後となり、1 ステップで三層からなる第 1 から第 3 マスク形成層をエッチングして接続孔 14 を開口している。

しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、3 ステップエッチングにより順次第 1 マスク形成層、第 2 マスク形成層、及び第 3 マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。

【0096】

また、PAE 膜 7 の接続孔開口は、実施形態例 1 と同様に、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア (NH₃) を用い、RF パワーを 150 W、基板温度を 20℃ に設定する。

このエッチング条件下で、レジストマスク 12 のエッチングレートは PAE 膜 7 のそれとほぼ同等であるから、PAE 膜 7 の開口中にレジストマスク 12 は減肉して行くが、第 2 のマスクである SiN 膜 9 がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。

因みに、PAE 膜 7 のエッチング条件下で、SiN 膜、SiO₂ 膜、及び SiOC 膜に対するエッチング選択比は 100 以上になる。

【0097】

次に、図 9 (e) に示すように、実施形態例 1 と同様に、配線溝パターン 13' を有する第 3 のマスク 10' (SiO₂ 膜 10) を用いて、ドライエッチング法により、SiN 膜 9 をエッチングして配線溝パターン 15 を有する第 2 のマスク 9' を形成する。

SiN膜9のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン (CH_2F_2)、酸素 (O_2)、及びアルゴン (Ar) を用い、ガス流量比 ($\text{CH}_2\text{F}_2 : \text{O}_2 : \text{Ar}$) を 2 : 1 : 5、及びバイアスパワーを 100W に設定する。

このエッチング条件下で、 SiO_2 膜に対するエッチング選択比 (SiN/SiO_2) が 3 程度になるので、第 3 マスク形成層である SiO_2 膜 10 の膜厚が 50 nm 程度であれば、第 2 マスク形成層である膜厚 100 nm の SiN 膜 9 をエッチングする際、 SiO_2 膜 10 の減肉に対して十分な余裕をもって配線溝パターン 15 を開口することが出来る。

【0098】

また、第 3 のマスク 10' (SiO_2 膜 10) を用いた、第 2 マスク形成層の SiN 膜 9 のエッチング工程では、接続孔 14 の底部に露出する SiOC 膜 6 が途中までエッチングされ、接続孔 14 を掘り下げた接続孔 16 を開口させることができる。

このエッチング条件下の SiOC 膜に対するエッチング選択比 (SiN/SiN) は 1 弱にすることができるので、100 nm 厚の SiN 膜 9 をエッチングする場合、必要なオーバーエッチング量を含めて接続孔 16 は SiOC 膜 6 内に 150 ~ 200 nm の深さまで掘り下げられることになる。

【0099】

次に、第 1 のマスク 28' (SiOC 膜 28) をマスクにして、SiOC 膜 6 の下部層をエッチングして、図 9 (f) に示すように、SiC 膜 5 を露出させる接続孔 17 を開口する。

この際、配線溝パターン 15 が形成された第 2 のマスク 9' (SiN 膜 9) を用いて、配線溝領域に残存する第 1 のマスク 28' (SiOC 膜 28) 及び SiOC 膜 8 を同時に除去して開口部 18 を形成する。

【0100】

このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン (C_5F_8)、一酸化炭素 (CO)、アルゴン (Ar)、及び酸素 (O_2) を用い、ガス流量

比 ($C_5 F_8 : CO : Ar : O_2$) を 1 : 10 : 5 : 1、バイアスパワーを 1600W、及び基板温度を 20℃ に設定する。

このエッチング条件下で、SiN 膜に対する 10 以上のエッチング選択比 ($SiOC / SiN$) を得ることが出来るので、接続孔底部に残る膜厚 200 ~ 250 nm の SiOC 膜 6 をエッチングする際、第 2 のマスク 9' (SiN 膜 9) の膜厚が 100 nm あれば、SiN 膜 9 の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。

【0101】

また、配線溝領域に残存する低炭素含有量の SiOC 膜 28 は、実験例 1 で説明したように、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が 6 原子% 程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。

尚、仮にこの工程で、SiOC 膜 8 が多少残存しても、引き続いて行う、接続孔 17 底部の SiC 膜 5 の開口、及び第 2 のマスク 9' (SiN 膜 9) による PAE 膜 7 の開口の際に除去することができる。

【0102】

続いて、図 10 (g) に示すように、第 2 のマスク 9' (SiN 膜 9) を使って、開口部 18 の底部に残存する PAE 膜 7 をエッチングして、配線溝 20 を形成すると共に接続孔 17 底部にある SiC 膜 5 をエッチングすることにより、接続孔 17 を Cu 埋め込み層 4 に連通させて接続孔 17' とし、所定のデュアルダマシン加工を完了することができる。

尚、SiOC 膜 28 上に残存する SiN 膜 9 は、接続孔 17 底部の SiC 膜 5 をエッチングする過程で除去される。

【0103】

この時、接続孔 17' と下層配線 4 とが合わせずれを起こした部分の SiC 膜 5 の直下には SiOC 膜 28 が、図 10 (g) の A に示すように、露出するものの、炭素含有量を 6 原子% 程度に調整されているので、エッチング選択比 ($SiC / SiOC$ 又は $SiN / SiOC$) を 2 程度まで確保することができることにより、図 10 (g) の A に示すように、多少の堀りが発生するものの、改変案の

ようにスリット状に顕著な掘れが発生することはない。

また、同様の理由により、第2のマスク9' (SiN膜9) の下に残存する低炭素SiOC膜28では、改変案のように配線パターンの開口部の肩落ちの発生もなく、良好な開口形状を得ることが出来る。

【0104】

配線溝20を開口するPAE膜7のエッチングは、実施形態例1と同様に、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア(NH₃)を用い、RFパワーを150W、及び基板温度を20℃に設定する。

このエッチング条件下で、SiOC膜28に対するエッチング選択比は、100以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。

【0105】

接続孔17の底部にあるSiC膜5のエッチングは、実施形態例1と同様に、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン(CH₂F₂)、酸素(O₂)、及びアルゴン(Ar)を用い、ガス流量比(CH₂F₂:O₂:Ar)を2:1:5、バイアスパワーを100Wに設定する。

但し、上記エッチング条件ではSiOC膜6に対する選択比は1前後であるため、配線溝20の底部のSiOC膜6の膜掘れが問題になるならば、PAE膜7への配線溝開口前に、SiC膜5のエッチングを行うことも出来る。

【0106】

しかるべき薬液を用いた後処理、及びRFスパッタリング処理により、配線溝20や接続孔17の側壁に残留するエッチング付着物を除去し、接続孔17底部のCu変質層を正常のCu層に転化した後、図10(h)に示すように、例えばバリアメタルとしてTa膜23をスパッタリング法により成膜し、Cu膜24を電解めっき法あるいはスパッタリング法により堆積し、配線溝20と接続孔17'への導電膜の埋め込みを同時に行う。

【0107】

更に、堆積したTa膜23、Cu膜24のうち、配線パターンとして不要な部分を化学機械研磨（CMP）法により除去することにより、図6に示すように、デュアルダマシン構造の多層配線構造を形成することができる。

本実施形態例では、最終的な上層配線の膜厚を例えば250nm程度となるように調整する。これにより、PAE膜7の保護層であるSiOC膜28は約30nmの残膜となる。下層配線パターンと同様、酸化防止層として例えばSiC膜27をデュアルダマシン配線18上に成膜する。

【0108】

本実施形態例では、下層Cu埋め込み配線23/4及び上層Cu埋め込み配線23/24の配線間絶縁膜が、従来のPAE膜2又は7とSiO₂膜（比誘電率4.1）の積層絶縁膜に代えて、PAE膜2又は7と比誘電率3.5のSiOC膜8と比誘電率3.0のSiOC膜28の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量が約8～13%程度低減することが可能となり、実施形態例1の半導体装置に比べても、更に、配線間容量を低減できる。

【0109】

本実施形態例では、SiOC膜28中の炭素含有量を6原子%に規制することにより、図9（f）に示す開口部18の開口の際、エッチング速度を高めて幅広配線溝でのSiOC膜28の残存を防止することができる。同じく、SiOC膜28中の炭素含有量を6原子%に規制することにより、SiC膜/SiOC膜又はSiN膜/SiOC膜のエッチング選択比を1.5以上に維持することができるので、図10（g）の接続孔17'の開口の際、改変案で生じたような下層配線4の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝20の開口部の肩落ち形状の発生を防止することができる。従って、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。

【0110】

本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク12を形成する際、下地層の段差が残存SiO₂膜10の膜厚50nm程度に抑えられるので、高精度の接続孔パターンを有するレジス

トマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。

これにより、良好なヴィアコンタクト特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。

【0111】

尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。本実施形態例では、例えばPAE膜7上の保護層、及び第3の絶縁膜兼第1マスク形成層として、下層に膜厚20nmで炭素含有量12原子%のSiOC膜8を、上層に膜厚130nmで炭素含有量6原子%のSiOC膜28を積層成膜し、CuCMP工程で、SiOC膜28が30nmとなるように研磨しているが、膜厚も加工特性が許容する限り、厚膜化或いは薄膜化してもよい。

SiOC膜28は、加工特性と配線間容量の低減効果の観点から、炭素含有量が3原子%以上9原子%以下であることが好ましいものの、炭素含有量が6原子%に限られることはない。また、同様に、SiOC膜8の炭素含有量も12原子%に限られることはなく、配線間絶縁膜の比誘電率を低下させるために、SiOC膜8の炭素含有量も12原子%以上にしても良い。

【0112】

CMP後のSiOC膜28の残膜も、本実施形態例では30nmに設定しているが、これに限らず、研磨ばらつきによる下層SiOC膜8の露出や、配線間容量の変動が許す限り30nmにこだわる必要はない。また、SiOC膜28の成膜法は平行平板型のプラズマCVD法には限定されず、高密度プラズマCVD法、スピンコート法により堆積しても良い。

【0113】

以下は、半導体装置の製造方法の実施形態例1及び2に共通する補足的説明である。

実施形態例1及び2で、Cu膜の酸化防止層としてSiC膜5、27を設けて

いるが、SiC膜に限らず、CVD法により成膜したSiN膜でもよく、またSiC膜中に窒素(N₂)や水素(H)等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。

接続孔部の層間絶縁膜となるSiOC膜6は、例えばSiOC膜の代わりに、CVD法により成膜されたSiOF膜やSiO₂膜、スピコート法により形成されるMSQ膜やHSQ膜でもよい。

上層配線の配線間絶縁膜となるPAE膜7は、PAE膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラフルオロエチレン膜の適用が可能である。さらに、キセロゲル膜、多孔質構造を有するMSQ膜の適用や、これらの組み合わせも可能である。

【0114】

また、SiOC膜28上に形成する第2マスク形成層及び第3マスク形成層は、上から膜厚50nmのSiO₂膜10、膜厚100nmのSiN膜9としたが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、記載の内容にはこだわらない。

例えば、第2のマスク形成層をSiN膜に代えてCVD法で成膜したSiC膜としてもよく、膜厚に関してもエッチング選択比が許す限り薄膜化することも可能である。また、第3マスク形成層をスパッタリング法により形成したアモルファスシリコン膜として更に薄膜化することも出来る。

また、接続孔のレジストパターンニングにおける下地段差が許容でき、SiOC膜6に接続孔17の開口が可能であるならば、SiN膜のみ成膜し、レジストマスクによる配線溝の加工を直接SiN膜9に施す製法を用いても良い。

【0115】

【発明の効果】

第1の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とSiO₂膜(比誘電率4.1)との積層絶縁膜に代えて、有機絶縁膜と比誘電率の低いSiOC膜の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。

第2の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とSiO₂膜（比誘電率4.1）との積層絶縁膜に代えて、有機絶縁膜と比誘電率が相互に異なる複数層の低誘電率SiOC膜との積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。

【0116】

本発明方法によれば、第3の絶縁膜兼第1マスク形成層として成膜するSiOC膜中の炭素含有量を所定範囲内に規制することにより、幅広配線溝でのSiOC膜の残存を防止し、かつ第2マスク形成層及び第3マスク形成層のSiOC膜に対するエッチング選択比を大きく維持することができる。

これにより、下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができるので、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。

【0117】

また、本発明方法によれば、接続孔パターンを有するレジストマスクを第2マスク形成層上に形成する際、段差を第3マスク形成層の膜厚程度に抑えることができるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができ、良好なヴィアコンタクト特性を得ることが出来る。

よって、本発明方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。

【図面の簡単な説明】

【図1】

実施形態例1の半導体装置の構成を示す断面図である。

【図2】

図2（a）と（b）は、それぞれ、実施形態例1の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 3】

図 3 (c) と (d) は、それぞれ、図 2 (b) に引き続いて、実施形態例 1 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 4】

図 4 (e) と (f) は、それぞれ、図 3 (d) に引き続いて、実施形態例 1 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 5】

図 5 (g) と (h) は、それぞれ、図 4 (f) に引き続いて、実施形態例 1 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 6】

実施形態例 2 の半導体装置の構成を示す断面図である。

【図 7】

図 7 (a) と (b) は、それぞれ、実施形態例 2 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 8】

図 8 (c) と (d) は、それぞれ、図 7 (b) に引き続いて、実施形態例 2 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 9】

図 9 (e) と (f) は、それぞれ、図 8 (d) に引き続いて、実施形態例 2 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 10】

図 10 (g) と (h) は、それぞれ、図 9 (f) に引き続いて、実施形態例 2 の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 1】

図 1 1 (a) と (b) は、それぞれ、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 2】

図 1 2 (c) から (e) は、それぞれ、図 1 1 (b) に引き続いて従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 3】

図 1 3 (f) と (g) は、それぞれ、図 1 2 (e) に引き続いて、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 4】

図 1 4 (a) から (c) は、それぞれ、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 5】

図 1 5 (d) から (f) は、それぞれ、図 1 4 (c) に引き続いて、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 6】

図 1 6 (a) と (b) は、それぞれ、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 7】

図 1 7 (c) と (d) は、それぞれ、図 1 6 (b) に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 8】

図 1 8 (e) と (f) は、それぞれ、図 1 7 (d) に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。

【図 1 9】

図 1 9 (g) と (h) は、それぞれ、図 1 8 (f) に引き続いて、先の出願の

改变案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。

【図 20】

図 20 (i) と (j) は、それぞれ、図 19 (h) に引き続いて、先の出願の改变案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。

【図 21】

SiOC 膜の炭素含有量とエッチング量相対比 (SiOC 膜/SiO₂ 膜) との関係を示すグラフである。

【図 22】

SiOC 膜の炭素含有量とエッチング量選択比 (SiC 膜/SiOC 膜、又は SiN 膜/SiOC 膜) との関係を示すグラフである。

【図 23】

SiOC 膜の炭素含有量と比誘電率との関係を示すグラフである。


【符号の説明】

1……下地絶縁膜、2……PAE 膜、3……炭素含有量が 12 原子%の SiOC 膜、4……下層配線、5……SiC 膜、6……炭素含有量が 12 原子%の SiOC 膜、7……PAE 膜、8……炭素含有量が 6 原子%の SiOC 膜、8'……第 1 のマスク、9……SiN 膜、9'……第 2 のマスク、10……SiO₂ 膜、11……溝配線用レジストパターン、12……接続孔用レジストパターン、13……配線溝中間パターン、13'……配線溝パターン、14……PAE 膜まで開口された接続孔、14'……接続孔パターン、15……第 2 のハードマスクに転写された溝配線パターン、16……SiOC 膜 6 の途中まで開口された接続孔、17……SiC 膜 5 まで開口された接続孔、17'……接続孔、18……第 1 のマスクまで加工された配線用溝、19……幅広の配線用溝に残存した SiOC 膜、20……配線用溝、21……幅広の配線用溝に残存した PAE 膜、22……下層配線との合わせずれ部に発生したスリット状の掘れ、23……バリアメタル、24……銅膜、25……下層配線との合わせずれ部に発生した埋め込み不良、26……幅広の配線用溝に残存した絶縁膜起因により局所的に上層配線が薄くなっ

た領域、27……SiC膜、28……炭素含有量が約6原子%のSiOC膜、29……コンタクトプラグ、30……実施形態例1の半導体装置、40……実施形態例2の半導体装置、51……下地絶縁膜、52……有機膜、53……SiO₂膜、54……Cu埋め込み配線、55……SiC膜、56……SiOC膜、57……PAE膜、58……SiO₂膜、58'……第1のマスク、59……SiN膜、59'……第2のマスク、60……レジストマスク、61……レジストマスク、62……SiOC膜56までの接続孔、63……SiC膜55までの接続孔、64……PAE膜までの配線溝、65……接続孔、66……配線溝、67……Ta膜、68……Cu膜、69……SiC膜、70……SiO₂膜、70'……第3のマスク、71……SiOC膜56途中までの接続孔。


【書類名】 図面

【図 1】





- 1 下地絶縁膜
- 2 PAE膜
- 4 下層Cu埋め込み配線
- 5 SiC膜
- 6 炭素含有量が約12原子%のSiOC膜
- 7 PAE膜
- 9 SiN膜
- 23 バリアメタル
- 24 上層Cu埋め込み配線
- 27 SiC膜
- 28 炭素含有量が約6原子%のSiOC膜
- 29 コンタクトプラグ
- 30 実施形態例1の半導体装置



【図 2】





【図 3】




【図 4】



【図 5】




【図6】





- 1 下地絶縁膜
- 2 有機絶縁膜
- 3 炭素含有量が約12原子%のSiOC膜
- 4 下層Cu埋め込み配線
- 5 SiC膜
- 6 SiOC膜
- 7 PAE膜
- 8 炭素含有量が12原子%程度のSiOC膜
- 9 SiN膜
- 23 バリアメタル
- 24 上層Cu埋め込み配線
- 27 SiC膜
- 28 炭素含有量が約6原子%に低減されたSiOC膜
- 29 コンタクトプラグ
- 40 実施形態例2の半導体装置


【図 7】





【図 8】



【図 9】




【図 10】




【図 11】


(a)





(b)




【図 12】






【図 13】




【図 14】



【図 15】




【図16】




【図 17】



(c)





(d)



【図 18】




【図19】




【図 20】


(i)



(j)




【図 21】




広い開口部におけるSiOC膜の
エッチング量の炭素含有量依存性
(エッチングガス: C₅F₈/CO/Ar/O₂)

【図 2 2】



【図 2 3】



【書類名】 要約書

【要約】

【課題】 上層配線の配線間絶縁膜として有機絶縁膜とSiOC膜の積層絶縁膜を有し、良好なデュアルダマシン加工形状の低誘電率層間構造を備えた、配線間容量の低い多層配線を有する半導体装置を提供する。

【解決手段】 本半導体装置30は、下層Cu埋め込み配線4と、SiC膜5及び膜厚400nmのSiOC膜6からなる層間絶縁膜を貫通するコンタクトプラグ29を介して下層配線に導通する上層Cu埋め込み配線23/24とを有し、コンタクトプラグ及び上層Cu埋め込み配線がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。SiOC膜6は、炭素含有量が約12原子%で、比誘電率が3.0程度の膜である。上層Cu埋め込み配線24は、有機膜として膜厚200nmのPAE膜7と膜厚150nmのSiOC膜28との積層膜からなるの配線間絶縁膜内に設けられた配線溝をバリアメタル層23を介してCu膜を埋め込んで形成された埋め込み配線である。

【選択図】 図1

特願 2 0 0 3 - 1 0 8 7 2 9

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 1 8 5]

1. 変更年月日

1 9 9 0 年 8 月 3 0 日

[変更理由]

新規登録

住 所

東京都品川区北品川 6 丁目 7 番 3 5 号

氏 名

ソニー株式会社